PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-165461

(43) Date of publication of application: 18.09.1984

(51)Int.Cl.

H01L 29/80 H01L 21/20

(21)Application number: 58-038166

(71)Applicant: OKI ELECTRIC IND CO LTD

ONO KAZUMASA

(22)Date of filing:

10.03.1983

(72)Inventor: ISHII YASUHIRO


FUJITA YOSHIMOTO ONO KAZUMASA

(54) SCHOTTKY JUNCTION TYPE COMPOUND SEMICONDUCTOR FIELD **EFFECT TRANSISTOR**

(57) Abstract:

PURPOSE: To perform the increase in a short gate in a preferable shape and the minimization of a series resistance between a source and a drain by applying lateral growth of selective epitaxial growth to part of an insulating film, and forming a Schottky junction gate electrode set in high accuracy.

CONSTITUTION: An SiO2 film or Si3N4 film is formed as an insulating film on the surface of an N type GaAs active layer 9, an insulating film 11 remains on an N type GaAs active region 10 by a normal method, and windows for source and drain electrodes 12, 13 are opened. Then, with the opened parts as masks an N+ type layer 14 is



selectively epitaxially grown on the layer 9, and lateral growth parts 15, 16 are formed on the film 11. Then, with the end faces of the lateral growth parts 15, 16 as masks a window for the region 10 is opened by etching. Subsequently, the lateral growth end face of the selective epitaxial growth is used as a mask of self-aligning type, thereby forming a Schottky junction gate electrode metal 17.

LEGAL STATUS

(9) 日本国特許庁 (JP)

⑩特許出願公開

⑫公開特許公報(A)

昭59—165461

⑤Int. Cl.³H 01 L 29/80 21/20

V

識別記号

庁内整理番号 7925-5F 7739-5F 砂公開 昭和59年(1984)9月18日

発明の数 1 審査請求 未請求

(全 5 頁)

⊗ショツトキ接合形化合物半導体電界効果トランジスタ

②特 願 昭58-38166

②出 願 昭58(1983)3月10日

⑫発 明 者 石井康博

東京都港区虎ノ門1丁目7番12

号沖電気工業株式会社内

70発 明 者 藤田良基

東京都港区虎ノ門1丁目7番12

号沖電気工業株式会社内

@発 明 者 小野員正

厚木市毛利台2丁目9番5号

⑪出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12

号

⑪出 願 人 小野員正

厚木市毛利台2丁目9番5号

仍代 理 人 弁理士 菊池弘

明細 音

1. 発明の名称

ショットキ接合形化合物半導体電界効果トラン

2 特許請求の範囲

3. 発明の詳細な説明

(技術分野)

この発明は、選択エピタキシヤル成長a⁺形導電

周の絶縁膜上への横方向成長の効果によつてn形活性層上に対して、ショットキ接合ゲート電極の相対位置関係を自動的に設定して構成されるショットキ接合形化合物半導体電界効果トランジスタに関する。

(従来技術)

GaAs あるいは InP などの化合物半導体を基板と する電界効果トランジスタは、シリコン基板のも のに比べて超高周波・超高速の信号処理の領域で 非常に良好な性能を発揮することは周知の通りで あり、その高性能化のための基本的事項としてケ ート長の短縮化、ソース・ドレイン間の直列付加 抵抗の低減などが重要である。

とこで、従来のショット中接合形化合物半導体

特別昭59-165461(2)

世界効果トランシスタについての構造とその製造方法について概述する。第1図(a),第1図(b)はその工程脱明図である。

このような工程により、設定されたショントキ 接合ゲート電低5に加えて、第1図向に示すよう に、n⁺形G&A&導電暦3にオーム性接触のソース電 低 6 およびドレイン電極7を設けている。

このような従来のショットキ接合形化合物半導

良好なチャンネル動作およびソース・ケート間、 ドレイン・ケート間の偏逸電流を防止するに必要 な適正なソース・ドレイン間を確保するためには、 かなりの組込み保さが必要となり、このことはゲ ート電極に対するソース・ドレイン電極の良差を 大きくする欠点を有している。

(発明の目的)

この発明は、上配従来の欠点を除去するためになるれたもので、ゲートを短くでき、ソース・ドレイン間の直列的付加抵抗を最小にでき、高性能な楽様化案子とすることのできるショットキ接合形化合物半導体電界効果トランジスタを提供することを目的とする。

(発明の特成)

この発明のショットキ接合形化合物半導体 医界効果トランシスクは、n形化合物半導体活性化層を有する半絶縁性化合物半導体 起板上に活性 域部分を被い、ソース・ドレイン 電極域 を開窓 した絶縁 譲を設け、この開窓部と活性域部を被つている絶縁 原上の一部に横方向への選択エピタキシャル

体電界効果トランシスタの構成には、 次のような 重要な欠点が生じている。

まず、セルファライン方式によるショット キ接合ゲート電色 5 の形成では、高精度 なマスク形成が要求されるが、通常の絶数膜隔窓エッチンクで形成される開窓の周辺形状はレジストルターン および絶級膜エッチンクの周辺効果により良好な形状の確保が困難であり、工業的には 1 4m以下の設細構造化ゲート電極形成において重大な欠点となっている。

次に、n形 GaAs活性層 2 とn⁺形 GaAs海電層 3 との被層エピタ中シャルを使用するために、n形 GaAs活性層 2 のエッチングによる厚さ 制御の困難性が必然であることに加えて、n - n⁺層境界面で不純物温度勾配分布のだれなどの悪影響が加わり、n形 GaAs活性層 2 の高品質化、均一化が困胜となる。

また、この積層に関連して、絶縁膜をマスクと する化合物半導体の選択網込みエッチングでは、 ぬさ方向と横方向とのエッチング速度との関係上、

成長を行なりとともに、横方向成長端面をマスクとして絶録膜の開展をエンチングにより n 形化合物半導体活性 被部を設け、この開窓部に横方向成長端面をマスクとしてショットキ接合ケート電極金属を構成するよりにしたものである。

(寒 筋 例)

以下、この発明のショットキ接合形化合物半導体電界効果トランジスタの実施例について図面に基づき説明する。第2図(a)~第2図(d)はその一実施例を得るための工程説明図である。

まず、第2図(a)に示すように、(100)面を結晶面とした半絶縁性 GaAs 基板8の表面に n 形 GaAs 活性 層9をエピタキシャル成長法で設け、この n 形 GaAs 活性層9の表面に絶縁膜として、 SiQ 膜もしくは Sia Na 膜を設け、 通常のレジストマスクによる縁光描面法により、 n 形 GaAs 活性域部 1 0 に絶録膜 1 1 を残し、ソース・ドレイン電極域部 1 2 . 1 3 を開窓する。

次に、第2図(b)に示すよりに、との開启した部分をマスクとして n 形 GaAs 活性層 9 上に n⁺ GaAs

用14の選択エピタキシャル成長を行たい、との 工程において、との発明の基本的特徴である絶録 膜11上への横万向成長部15,16を形成する。

この場合の選択エピタキシャル成長法としては、 開管式 [Ga(ch,), -AsH.-H,]系のMO-CVD 法が最も効果的である。

CaAsのエピタキシャル成長にかいては、結晶動方向によつて、成長速度が異なり、特に絶縁膜をマスクとする選択エピタキシャル成長にかいては、成長速度の結晶軸依存性のためにパターンの形状に関係して穏々の新しい現象が起こる。

このようなひさし状に延びた横方向結晶形状は ケート電極金属のマスクとして、リフトオフを容 易にし、かつケート電極金属と n⁺層との適当を空

イン電極 1 9 を設け、 この 発明の 電界効果トラン ソスタが 構成される。

(発明の効果)

とのように、この発明のショットキ接合形化合物半導体電界効果トランシスタは、絶級膜上への機方向成長技術に立脚して、この機方向成長部15,16の端面をショットキ接合ゲート電極形成によるセルフアライン方式のマスクとして、効果的に活用して構成したものである。

したがつて、この発明の構成の最も基本的な効果は、 n+GaAs居14の選択エピタキシャル成長の 俄万向成長端面をマスクとすることに起因し、次 のような階級を発揮する。

すなわち、第一は、選択エピタキシャル成長は 母材単結晶の結晶性をそのまま引き継いだ関係上 横方向成長部も優れた単結晶性を示しており、し たがつて極めて正確な形状が確保される。

とのととは、非常に直線性のよい形状に優れた ケートマスクの実現を可能とし、従来の実施例に おける絶縁籐をマスクとする場合の欠点を完全に 頤を構成する。

次に、第2図(c)に示すように、第2図(b)の工程で評述したように、n⁺GaAs層14のエピタキシャル成長によつて横方向に拡げられたことによつて形成された横方向成長部15。16の端面をマスクとしてn形GaAs活性域部10の納縁膜開窓エッチングを行なう。

次に、第2図(d)に示すように、前工程で開窓された n形 Ga As 活性 域部 1 0 に対して、選択エピタキシャル成長の横方向成長端面をセルフアライン方式のためのマスクとして、ショットキ接合ゲート関極金属 1 7 を真空蒸発、リフトオフ法により形成する。

次に、第2図(e) に示すように、ソース電視およびドレイン電極域を前工程の真空蒸着前に通常の観光描画法により、レジストマスクを設けておき、蒸着後のリフトオフで形成させ、このソース電極およびドレイン電極域上に両電極金属を真空蒸着、リフトオフ法およびアロイによりn+GaAs層14に対してオーム性接触のソース電極18およびドレ

克服し極めて形状良好なゲート電極を形成すると とができる。

第二には、MO-CVD法による結晶成長における優れた成長制御性により横方向成長の両端間距離は非常に狭い間隙、たとえば 0.3 μm程度までも極めて正確に実現可能であることが、実験的にも確認されたところであつて、このことは従来の終光描画法により実現可能な限界を超越した短ゲート長のショットや接合ゲート電極の形成を可能とする効果を有する。

第三に、ソース・ケート間かよびゲート・ドレイン間はそれぞれの倒の核万向成長量によつて精度よく制御された状態で完全にセルフアライン万式の手法が実現され、ソースかよびドレインの n⁺ GaAs 活性坡部 1 0 上のショットキ接合ゲート電極との相対位健関係を自動的に設定することができる。

次に、この発明におけるn形GeAs活性暦 9 は n⁺ GeAs 層1 4 の構成時に絶録膜に保護されているために、n - n⁺ 層界面で問題になる不純物健康勾配


特別昭59-165461(4)


のだれなどの悪影響がなく、髙品質、均一性を有 するゲート娘を形成しりる効果を有する。

また、ソース・ドレイン間の活性域部は絶縁膜 11のパターンで正確に確保しているため、ショットや接合ゲート電極の動作を寄することなしに、 ソース・ドレイン間の直列付加抵抗を低級できる 効果も有している。

以上祥述したように、この発明のショントキ技会の発明のションには、この発明のションには、アカスタには、アカスタには、アカスタには、アカスタには、アカスをでは、アウスをは、アカスをは、アカスをでは、アカスをでは、アカスをでは、アカスをでは、アカスをでは、アカスをは

4. 図面の簡単な説明






第1図(a) および第1図(b) はそれぞれ従来のショットを接合形化合物半導体電界効果トランジスタの製造工程を示す図、第2図(a) ~第2図(c) はそれぞれこの発明のショットを接合形化合物半導体電界効果トランジスタの一実施例を得るための工程説明図、第3図(a) および第3図(b) はそれぞれこの発明のショットを接合形化合物半導体電界効果トランジスタにおける絶級膜上のn+層の横方向成長を示す横断面図である。

8 … 半絶縁性 GaAs 基板、 9 … n 形 GaAs 活性層、
1 0 … n 形 GaAs 活性域部、 1 1 … 絶縁膜、 1 2 。
1 3 … ソース・ドレイン電極域部、 1 4 … n + GaAs
耐、 1 5 , 1 6 … 横方向成長部、 1 7 … ショット
キ接合ゲート電極金属、 1 8 … ソース電極、 1 9
… ドレイン電極。

特許出願人 沖電気工業株式会社(ほか1名) (本語) 代理人 弁理士 菊 他 弘管(記)



福昭59-165461(5)

手続補正書

昭和 58年 10月25日


特許庁長官 若 杉 和 夫 殿


- 1. 事件の表示 昭和 5 8 年 特 8 - 顕 第 3 8 1 6 6 - 号
- 発明の名称
 ショントキ接合形化合物半導体電界効果トランジスタ
- 初近をする者
 事件との関係
 (029) 沖電気工業株式会社 (ほか1名)
- 4. 代 理 人 〒105 東京都港区成ノ門一丁目2番20号 第二級第四外 中理士 第 池 弘 5〇戸与 コード第6568号 和話 501 — 2453(代表)
- 5. 補近命令の日付 昭和 年 月 日(自発)6. 補正の対象

明細春の発明の詳細な説明の機

7. 補正の内容 20 紙 の 通 り

第32





7. 福正の内容

- 明細費5頁9行「ゲート」を「ゲート長」と訂正する。
- 2) 同 5 頁 1 6 行 「活性化層」を「活性層」と 訂正する。
- 3) 同7頁5行「Ga(ch,),-AsH,-H,」を 「Ga(CH,),-AsH,-H,」と訂正する。
- 5) 同9月7行かよび8行1による」を「のための」と訂正する。